エレキ設計 パリティービットチェック回路と論理シミュレーション
この記事わかること 受信したパリティービットをチェックする回路の説明とチェック回路の論理シミュレーションを説明します。 パリティービットチェック回路 値を比較する時は、排他的論理和：EXORセルを使用します。（パリティービットチェックに限り...
エレキ設計
エレキ設計 
エレキ設計 パリティービットの生成回路－2
論理シミュレーション この記事わかること シリアルデータのパリティービット生成回路の論理シミュレーション用回路と出力波形について解説します。 シリアルデータのパリティービット生成回路検証 パリティービット生成回路については、ここを参照。 シ...
エレキ設計 2種類のパリティービット生成回路－1
この記事わかること パリティービットの生成について、簡単な説明します。具体的な回路作成・パラレルデータのパリティービット生成回路を説明します。 →基本回路です。（奇数/偶数パリティー2種類有り）・シリアルデータのパリティービット生成回路を説...
エレキ設計 実践：【状態遷移図（ステートマシン図）から論理回路設計】－3 論理シミュレーション
この記事わかること ”【状態遷移図（ステートマシン図）から論理回路設計】－2”の続編です。先編の"仕様例の状態遷移（ステートマシン）の実論理回路”をTINA-TIシステムの論理回路シミュレーションで実行します。入力タイミングは、”【状態遷移...
エレキ設計 実践：【状態遷移図（ステートマシン図）から論理回路設計】－2 状態遷移論理回路
この記事でわかること ”【状態遷移図（ステートマシン図）から論理回路設計】－1”の続編です。先編の”状態遷移（ステートマシン）基本論理回路構成図”中の”組合せ論理回路”部を表で解説後、実論理回路図を作成します。 ”組合せ論理回路”部を解説 ...
エレキ設計 実践：【状態遷移図（ステートマシン図）から論理回路設計】ー 1
この記事でわかること ”状態遷移図”（ステートマシン図）から論理回路設計方法について、実践的に例を挙げた記事です。 論理回路を作成する方法として、状態遷移図を利用します。・簡単な”状態遷移図とは”の説明・例を使い、状態遷移図と”タイミングチ...
エレキ設計 機械式リレーを使った通信回路
この記事でわかること 機械式リレーの通信回線の説明と簡単な回路を紹介します。本通信は、回路構成が簡単で、通信プロトコル無しです、知っていると便利な技術と思い記事にしました。 機械式リレー回路の通信とは 通信回路と言えば、RS-232C、I2...
エレキ設計 フォトリレー・フォトカプラーの経時変化推定について（寿命有り）
この記事でわかること 機械式リレーより累積動作時間の長いフォトリレーにも動作時間の寿命が有ります。本記事では、回路設計のポイントとなるフォトリレー・フォトカプラーの寿命について説明します。 本記事の”寿命”とは、当初仕様範囲で動作していた機...
エレキ設計 【シーケンス制御をハード回路で実現】ラッチ回路（機械式リレー、ロジックIC：フリップ・フロップ）シミュレーション編
機械式リレー又は、ロジックICセル製のラッチについて、回路シミュレーションを実行します。
エレキ設計 【シーケンス制御をハード回路で実現】論理演算回路編
ハード回路でシーケンス制御を実現するために有接点リレー（機械式リレー）方式と無接点リレー方式（ロジックIC）が有ります。このシーケンス回路の基本となる論理演算回路（NAND、NOR、NOT）とラッチ回路について説明をします。